星空-一文讲透高速信号完整性分析和测试

2025-01-14

高速IEEE ETH以太网主流速度已从10G撑持到100G、200G、400G、800G和将来的1.6T，消费电子类的高速总线USB3/4/PCIE6的旌旗灯号速度已笼盖了从2.5G到64Gbps的速度规模，高速FPGA的串行高速接口速度则从8Gbps猛增到28Gbps，DSP和ADC/DAC从3Gbps过渡到32Gbps。跟着数字电路工作速度的提高，PCB、毗连器、背板上旌旗灯号的传输速度也愈来愈高，此中串行数据通讯在传输中占有主导地位。依照最严酷机能尺度制造的具有周详设计的各类高速互连的PCIE/ETH/VPX背板，和高速线缆，在现今社会对高速旌旗灯号需求遍及存在的年夜布景下变得相当主要。背板是嵌入式系统中的通讯骨干，必需依照严酷的旌旗灯号完全性尺度进行设计，以确保系统内模块之间和时、正确的数据传输，要知足高速传输的机能预期，旌旗灯号完全性相当主要。一文讲透高速信号完整性分析和测试因为高速串行旌旗灯号传输速度不竭爬升，在电路设计进程中，工程师经常碰到诸多辣手问题，诸如：系统不不变、间歇性的死机、分歧产物兼容性差和常常呈现误码等，而这些现象多半是旌旗灯号完全性的问题。遵照旌旗灯号传输的完全流程，别离针对 TX 端（发送端）、传输链路和 RX 端（领受端）进行测试，便可以或许精准地定位问题本源，从而为后续的优化改良工作供给有力根据，确保高速传输系统的高效不变运行。甚么是旌旗灯号完全性？旌旗灯号完全性（Signal Integrity，简称SI）是指旌旗灯号在线路传输进程中连结质量的能力，其焦点要求在在确保旌旗灯号的完全性、正确性和靠得住性。在电子系统设计中，假如旌旗灯号可以或许依照既定的时序、延续时候和电压幅度达到领受端，则注解该电路具有杰出的旌旗灯号完全性。杰出的旌旗灯号完全性意味着旌旗灯号在传输和领受进程中可以或许保持划定的电和蔼时序。反之，若旌旗灯号完全性差，其影响身分诸多。此中首要是电源完全性问题。影响身分包罗时序问题、反射、串扰、传输距离、旌旗灯号衰减、温度转变、旌旗灯号传输介质、杂散、地弹、振铃等，这些城市对旌旗灯号完全性造成承担，从而致使系统的不变性降落、误码率增添、功耗增添和机能降落。是以，在高速电路设计中，确保杰出的旌旗灯号完全性相当主要。在高速电路设计面对三个严重的问题：旌旗灯号完全性SI ,电源完全性PI,电磁干扰EMI。SI的首要使命是包管数字电路各芯片之间旌旗灯号的正确传递；PI的首要目标是确保各部门电路和芯片的靠得住供电和噪声按捺；EMI首要目标是确保PCB电路即不干扰其它装备，也不被其它装备干扰。值得留意的是SI的问题，一半以上是由于电源欠好激发的旌旗灯号质量问题，在EMI问题中，一个主要的影响身分是PDN上的高频噪声特别是电源/地之间的高频噪声。若何评估高速旌旗灯号完全性？一文讲透高速信号完整性分析和测试在高速旌旗灯号传输链路中互连链路上任何一个环节的故障可能影响全部系统工作的效力和不变性，对测试人员需要破费更多的本钱去发现问题、定位问题、阐发问题、解决问题。新尺度逐步从单一互连简单要求的根本上，额外增添协同整体要求。全部高速链路机能的评估，包罗Tx发送端，传输链路，和Rx领受端三年夜部门构成，发送、领受、电缆或背板需要放在一个互连链路中评估。评估时依照时域、频域和其他进行分歧仪表的拔取。一文讲透高速信号完整性分析和测试高速链路旌旗灯号完全性测试东西 TX发送端旌旗灯号质量的评估此中TX发送端常常用示波器进行波形完全性、时序完全性、电源完全性、发抖/眼图等测试。波形完全性：首要存眷波形的单调性（monotonic）、过冲（overshoot，undershoot）、振铃（ringing）、衰减。一文讲透高速信号完整性分析和测试时序完全性：首要存眷成立连结时候（setup/hold time）、时序发抖（timing jitter）、skew、毛刺等。电源完全性：简称PI，是单板电源设计的一项手艺，经由过程公道的电源平面和滤波设计，为单板上的器件供给不变/干净的电源供电，包管单板不变工作，所以纹波测试为电源测试的必测项，PI和SI是彼此影响的。PI包罗电源系统设计、直流压降阐发、电压瞬态阐发、同步开关噪声和器件建模等。一文讲透高速信号完整性分析和测试发抖/眼图：消耗、反射、串扰三年夜旌旗灯号完全性的杀手给旌旗灯号传输带来庞大影响，会使旌旗灯号的发抖变年夜，眼图变差，干扰时钟恢复，下降系统机能，进而在领受端带来误码。在高速串行旌旗灯号物理层一致性测试中，发抖和眼图已成了一个绕不开的话题，它是评估高速旌旗灯号质量的要害测试。跟着串行数据传输系统的旌旗灯号速度愈来愈高，电压摆幅不竭下降来节俭功耗，系统中的发抖占旌旗灯号区间的比例正变得愈来愈年夜。是以，发抖眼图已成为限制机能的一个主要身分。跟着发抖的增添，系统误码率便会越年夜。一文讲透高速信号完整性分析和测试发抖又可以依照成因分为：TJ、RJ、DJ。DJ中又可细分为PJ、DCD、ISI/DDJ。此中Random Jitter(随机发抖)的统计散布是正态高斯散布，是无界发抖，跟着样本量的增添RJ会一向增添。但是Deterministic Jitter (肯定性发抖)是有界发抖，在到达有限样本数以后，DJ的peak-peak值不会再增添。一文讲透高速信号完整性分析和测试上述发抖在测试中常常用来定位问题旌旗灯号完全性问题来历，除此以外，我们凡是还需要进行眼图的测试来直不雅的表述旌旗灯号质量的黑白。眼图是把持续的比特流依照某一特定的时钟，朋分为零丁的比特，尔后叠加而构成的图形，近似一个张开的眼睛，故得名眼图(Eye-diagram)。眼图是高速串行旌旗灯号的宏不雅旌旗灯号质量的整体表现，在眼图中可以直接反应出串行旌旗灯号的幅度、发抖特征等。评估一个眼图的好和坏，凡是操纵一些常见的指标来权衡，好比眼高，眼宽，发抖，占空比等。为了简单而又直不雅地判定眼图的指标是不是合适规范的要求，眼图模板测试是一种评估高速串行旌旗灯号质量的手段，将规范指标的要求编写成一个眼图模板，然后操纵示波器来挪用这个模板，如许便可以直不雅看到眼图是不是有碰着模板。假如眼图没有碰着模板区域，暗示眼图合适规范要求，成果是Pass；一样假如有碰着模板区域，成果是Fail，需要工程师对电路进行整改，改良旌旗灯号质量到Pass。一文讲透高速信号完整性分析和测试平衡手艺：跟着高速串行旌旗灯号的数据速度的愈来愈高，如PCIE6.0的数据速度已到达64GT/s，USB4.0 V2的旌旗灯号速度已到达80Gb/s。高速旌旗灯号的趋肤效应和传输线的介质消耗，当旌旗灯号颠末传输链路时，因为信道消耗、阻抗不持续、和其它信道的干扰等，旌旗灯号完全性会变差，信噪比也下降，致使领受真个旌旗灯号发抖变年夜，眼图闭合，系统可能呈现误码。为了改良领受端旌旗灯号质量，在领受端能获得比力好的眼图。凡是会在发送端做FFE平衡和领受端做平衡来完成旌旗灯号进行抵偿，经常使用的平衡手艺有发送真个预加重和去加重和领受真个CTLE平衡和DFE平衡。平衡手艺是经由过程平衡器（Equalizer）平衡信道的衰减、平衡数据的码间干扰。平衡手艺之前在通讯范畴利用，跟着高速串行旌旗灯号的传输速度愈来愈高，平衡手艺的利用场所愈来愈广，好比此刻的PCIE、USB、HDMI、DDR、DP、TBT等高速旌旗灯号中都利用了平衡的手艺。利用了平衡手艺后，抵偿数据的高频消耗，使旌旗灯号的高频成份与低频成份根基平衡，从而下降高速旌旗灯号的码间干扰. 一文讲透高速信号完整性分析和测试此中TX真个预加重和去加重的目标都是尽可能均衡高频份量和低频份量，削减传输链路对高频份量衰减年夜在低频份量衰减。预加重手艺就是在传输线的始端加强旌旗灯号的高频份量，以抵偿高频份量在传输链路中较年夜的衰减。去加重则是下降低频份量的始端旌旗灯号。此中RX端最经常使用的平衡包罗FFE、CTLE、DFE。 lFFE本色是利用数字线性高通滤波器提高旌旗灯号的高频份量，实现信道的抵偿, FFE是SerDes系统经常使用的平衡。为了减缓领受端平衡的压力，凡是SerDes的发送端会采取FFE平衡手艺对旌旗灯号进行预平衡。 lCTLE是直接经由过程线性摹拟高通滤波器拟合信道的衰减，实现信道的抵偿。信道的频率响应可以看作是一个低通滤波器，是以将信道和一个高通滤波器串连就可以获得一个全通的滤波器。 lDFE为判决反馈平衡，就是将判决后的旌旗灯号反馈到输入旌旗灯号上。与FFE近似，DFE也是经由过程数字高频滤波器实现的，DFE可以只放年夜高频旌旗灯号，而不放年夜高频噪声。一文讲透高速信号完整性分析和测试高速传输链路评估跟着旌旗灯号数据速度的愈来愈高，旌旗灯号的上升时候也愈来愈快，阻抗不匹配和误差可能会致使反射，当快上升沿的旌旗灯号在电路板上碰到阻抗不持续的位置就会发生很年夜的反射，会下降旌旗灯号质量，影响旌旗灯号完全性。是以走线阻抗是影响高速旌旗灯号完全性的一个很是要害的身分。若何验证测试电缆、毗连器、PCB板、背板中差分和单端阻抗是不是到达设计要求，成为出产商和高速数字电路设计人员必需存眷的问题。对高速电路，很主要的一点是要包管旌旗灯号传输路径上阻抗的持续性，如许可以免旌旗灯号发生年夜的反射。是以需要测试高速电路板的旌旗灯号传输路径上阻抗的转变环境，从而可以阐发问题缘由，更好地定位问题的本源，包管高质量的产物快速进入市场。在高速旌旗灯号电路设计中，常常采取差分传输模式，差分阻抗的测试分歧在单端阻抗测试；别的，在高速旌旗灯号电路中，多个相邻的旌旗灯号之间会发生串扰。对PCB走线特殊是差分走线的阻抗节制提出了更高的要求。若何验证差分阻抗是不是到达设计要求成为高速设计的工程师存眷的问题。今朝验证电缆、毗连器、PCB板、背板等传输线特征阻抗的最经常使用方式是TDR方式。旌旗灯号在传输链路路径上传输时会有消耗，反射，串扰的问题，致使旌旗灯号产生畸变。 l消耗：传输线的消耗对分歧频率是不平均的，频率越高，消耗越年夜，上升沿越缓。速度越高，传输线越长，消耗所带来的问题越严重，眼图越轻易闭合。 l反射：传输线上散布电容、电感、和小电阻的存在，会致使传输线的散布式阻抗不平均，旌旗灯号流经传输线时部门能量会沿原路反射归去，凡是利用TDR来丈量传输路径的阻抗转变，以下图：一文讲透高速信号完整性分析和测试下面为及时示波器TDR阻抗测试： l串扰：相邻通道间经由过程地线或空间辐射发生的相互影响。频率越高，串扰越年夜。串扰会带来额外的噪声，毛刺，发抖，而且使得信噪比变差。远端串扰: 同向传输(同源)旌旗灯号的干扰，幅度高，脉冲很窄。近端串扰: 反向传输(非同源)旌旗灯号的干扰，幅度低，脉冲很一文讲透高速信号完整性分析和测试旌旗灯号在传输进程中，对分歧速度其消耗分歧，反射和串扰都可以致使旌旗灯号的波形产生掉真，致使眼图闭合。凡是利用矢量收集阐发仪VNA进行S参数测试和TDR或VNA进行阻抗测试。 RX领受端容限能力的评估要知足高速传输的机能预期，高旌旗灯号完全性相当主要，发送端一般操纵及时示波器测发抖和眼图，领受端需要操纵误码仪进行发抖容限测试和噪声容限测试。领受端中包罗CDR时钟恢复、复杂的平衡和旌旗灯号调度等复杂布局。纯真考查发送端是不足以包管没有误码，领受真个测试也长短常主要，各类高速尺度也明白提出了领受端容限测试的规范。领受端容限测试相当主要。RX领受端是全部高速链路的终究环节，领受端测试因为在芯片内部，在绝年夜大都场景没法直接不雅测旌旗灯号完全性问题。最主流的体例是经由过程建立最的压力眼来摹拟真实世界最刻薄的运行情况。误码仪是构建和校准压力眼的焦点测试仪器。对一个高速传输链路，领受端需要在最严苛的情况中包管靠得住的领受传输的数据。发送端和链路上的各类旌旗灯号完全性问题城市恶化旌旗灯号，减小领受机的余量。领受端测试需要误码阐发仪注入多种分歧类型的发抖和噪声等压力旌旗灯号，摹拟严苛复杂的真实情况，来完成RX领受真个发抖容限和噪声容限测试。误码仪是进行高速SerDes芯片领受端测试必备仪器。测试道理：利用测试仪表发生一个劣化（注入发抖）的眼图旌旗灯号，俗称压力眼旌旗灯号。压力眼旌旗灯号的参数有明白划定,，在分歧的规范中具体指标会有分歧。经由过程校准后的压力眼会输入被测领受机进行发抖容限测试。中星联华SL3000B系列高机能误码仪可供给PJ、RJ、BUJ等发抖注入，可觉得RX JTOL测试供给强力撑持。测试流程： l发生规范要求的发抖份量，在分歧的频点上别离发生响应的发抖量； l将stressed旌旗灯号注入DUT Rx； l统计DUT Tx端发出的旌旗灯号的误码率是不是到达要求一文讲透高速信号完整性分析和测试注入发抖眼图：测试成果图：今朝，中星联华的高机能误码仪是国内首个撑持注入发抖和加噪声建立压力旌旗灯号的高机能误码仪，也是今朝国内首款可以或许知足领受端发抖容限JTOL和噪声容限ITOL测试的误码仪。此中可撑持的注入发抖类型有低频正弦发抖、高频周期发抖、BUJ串扰发抖、RJ随机发抖和SSC扩频时钟等；撑持的噪声类型有CMI和DMI和BBN宽带白噪声，有用地解决“卡脖子”的困难。 RX领受端测试利器—— 中星联华高机能误码仪一文讲透高速信号完整性分析和测试产物特点： l模块化：多通道矫捷设置装备摆设，单机撑持32发32收 l高速度：1G-120Gbps，数据速度矫捷可调 l压力眼：注抖加噪，让旌旗灯号具有72般转变 lUDP：最年夜可撑持16Gbit超长用户自界说码型中星联华高机能误码阐发仪具有模块化设计、矫捷的通道设置装备摆设、高速度、注抖加噪建立压力眼旌旗灯号、超长用户自界说码型等业内领先的焦点手艺，可用在高速Serdes芯片和高速接口、光芯片、光器件、光模块、光传输、高速互连等范畴刻薄的测试。一文讲透高速信号完整性分析和测试将来，中星联华将继续秉持开放包涵的心态，在财产龙头的需求牵引下，在国度的鼎力撑持下，与国表里同业配合成长，不竭开辟，以开放包涵的心态延续为国产电子丈量仪器产物系统增砖添瓦，为行业利用打造更多靠得住易用的测试丈量东西！中星联华科技（Sinolink Technologies）成立在2009年，持久从事高频率、高速度、年夜带宽、宽频带测试丈量手艺研发，为卫星通讯、雷达、复杂电磁情况等传统利用范畴和5G移动通讯、高速互连等新兴行业供给不变靠得住、机能出色的专属测试丈量东西。聚焦成绩专业，立异办事利用。深度理解行业利用，依托传统测试丈量理论和手艺，协同业业领军精英配合致力在改良测试东西的适用性、便捷性和经济性，帮忙工程师将更多时候与精神投入到研发、出产的自己。以立异测试东西加快相干范畴手艺成长，鞭策所办事行业的迭代更新，为人类文明前进增砖添瓦。