星空-晟联科UCIe+SerDes方案塑造高性能计算（HPC）新未来

从2001年到此刻，全球半导体市场范围的增加前后首要依托PC、Smart Phone和HPC三年夜驱动力。在HPC的驱动下，全球半导体市场范围将从2023年的5150亿美元增加到2028年的8000亿美元，CAGR高达9.2%。基在SerDes的Chip-to-Chip手艺可以或许实现HPC集群的万卡、十万卡等超年夜范围组网，晋升整体数据中间的算力协同效力。 数据来历：World Semiconductor Trade Statistics UCIe+SerDes对年夜算力芯片的价值 今朝，基在UCIe的Multi-Die Chiplet是实现More than Moore的主要手段，连系进步前辈的2.5D和3D封装手艺已实现财产化的高效量产与推行，成为国表里HPC芯片的主流设计选择。 图源：晟联科 UCIe作为同一的接口尺度，可让分歧Foundry，分歧工艺之间的Chiplet互联，让Chiplet的封装本钱和效力获得进一步优化，终究将Chiplet推向Market Place的最终形态。 晟联科16G/32G UCIe IP解决方案作为一种低延时、低功耗和高机能的Chiplet芯片互联方案，正在为Chiplet的普遍利用场景赋能。今朝在高机能计较（HPC）、数据中间、CPU、加快器等利用场景助力Chiplet实现低功耗和低延迟。 晟联科UCIe+SerDes高速IP对年夜算力芯片的价值1、High Bandwidth 高带宽 当前年夜部门国内HPC芯片Die-to-Die Bandwidth在几百GB/s~1TB/s之间，国际巨子HPC芯片Die-to-Die Bandwidth在10TB/s级别。UCIe+SerDes手艺，晋升了数据传输效力，使得海量数据可以或许在芯片内部和芯片间快速畅通，知足人工智能、高机能计较等范畴对高速数据传输能力的火急需求。 2、Low Latency 低延时 UCIe SPEC要求在2D和2.5D封装下实现≤ 2ns的Latency，高速SerDes的RX+TX Latency凡是为10ns上下，UCIe+SerDes手艺，将会有用优化旌旗灯号传输路径、削减旌旗灯号掉真和采取高效的时钟同步机制，为及时数据处置、年夜参数模子练习等场景供给了坚实的手艺支持。 3、Improve Time-to-Market 加速市场速度 HPC芯片作为年夜算力芯片，Die面积越做越年夜，采取Multi-Die有益在晋升良率，分歧Die也能够矫捷设置装备摆设成分歧的产物系列，从而进一步下降本钱，知足将来多元化、复杂化的计较需求，加速Time-to-Market的节拍。 UCIe+SerDes，实现Interface IP高速互连 为了应对HPC等年夜算力利用带来的挑战，晟联科112G SerDes跟光模块共同实现Chip-to-Chip高速互连，让散布式运行的多Die集成为一颗高机能运行的芯片，做到低延时，高速度。同时撑持同构和异构集成HPC芯片架构，并供给优异的产物机能表示。 ▲ 晟联科112G SerDes IP跟光模块共同实现Chip-to-Chip高速互连 UCIe SPEC要求在2D和2.5D封装下Latency≤2ns，在3D封装下≤125ps。Speed要求要求32GT/s。 晟联科UCIe+SerDes高速IP互连解决方案能颠末多年的研发和堆集，是国内少数在进步前辈工艺，同时撑持32G UCIe和112G SerDes的高速接口IP解决方案的公司，可以或许实现High Speed + Low Latency + Long Reach，晟联科撑持HPC高机能计较客户获得更年夜的立异： • UCIe速度到达32GT/s，到达业界领先程度 • 低延时，快至接近2ns • 供给高效不变的数据传输需求 UCIe+SerDes IP的利用体例首要有2种，一种是UCIe+SerDes IP跟xPU集成在统一个Die里，Die和Die之间采取同构或异构的集成体例。 ▲ SerDes和UCIe在同构/异构集成系统中的利用体例 别的一种是UCIe+SerDes+PCIe等IP构成一个自力的IOD，并跟计较Die做互连，从而构成IOD和计较Die在功能上的分手。按照客户需求分歧芯片可以采取分歧的利用体例。 ▲ IOD的利用体例 晟联科，科技智连，异构集成 晟联科作为国内领先的高速接口IP供给商，致力在为加快算力供给高速接口解决方案。具有涵盖远距离、低功耗、低延时的高速SerDes和UCIe IP、PCIe6.0高速接口IP解决方案，知足高机能计较。2014年起，公司自立研发并把握DSP-based高速SerDes焦点手艺，PAM4 SerDes已量产出货，并在2021年全球率先商用Die-to-Die手艺！今朝，公司的高速SerDes IP已有跨越2亿条通道活着界500强客户芯片和装备中出货。 晟联科全球总部和研发中间位在上海，在深圳、武汉等地具有处事处，为全国各地客户供给专业、周密、和时的售前、售中与售后的当地化手艺撑持办事。在专利方面，晟联科具有20多项发现专利，为客户手艺和利用场景赋能。

欲知详情，请下载word文档 下载文档

北京2024年8月27日 /美通社/ -- 在8月23日举行的2024年长三角生态绿色一体化成长示范区结合招商会上，软通动力信息手艺（团体）股分有限公司（以下简称 软通动力 ）与长三角投资（上海）有限...

要害字： BSP 信息手艺

上海2024年8月26日 /美通社/ -- 本日，高端全合成润滑油品牌美孚1号联袂品牌体验官周冠宇，开启全新路程，助力泛博车主经由过程驾驶去摸索更广漠的世界。在全新发布的品牌视频中，周冠宇和分歧布景的消费者表达了对驾驶的酷爱...

要害字： BSP 汽车制造